靜態(tài)隨機存儲器(SRAM)作為一種典型的半導體器件，已被廣泛的應用于計算機、手機、數(shù)碼相機等電子設備中。
隨著半導體技術的發(fā)展，存儲器的制備工藝也越來越成熟，同時所形成的存儲器也具備更好的性能。在實際的生產(chǎn)場景中，部分廠商利用鰭式效應晶體管來作為存儲器中的晶體管器件。雖然將鰭式場效應晶體管應用于存儲器中，有利于縮減存儲器的尺寸，并且還可提高存儲器的性能。然而，存儲器的性能還需進一步優(yōu)化，例如改善存儲器的讀取容限等。
為此，中芯國際在2017年5月9日申請了一項名為“存儲器及其形成方法”的發(fā)明專利（申請?zhí)枺?01710322968.X），申請人為中芯國際集成電路制造（上海）有限公司。
如上圖，為該專利中發(fā)明的存儲器的結構示意圖，存儲器包括襯底100、下拉晶體管（PD）110D和傳輸門晶體管（PG）110G，其中下拉晶體管和傳輸門晶體管均設置在襯底上，襯底的材料通常選用硅、鍺或者鍺硅混合形式，且傳輸門晶體管的溝道區(qū)域的長度L1大于下拉晶體管的溝道區(qū)域的長度L2。
此外，在存儲器上還包括有上拉晶體管（PU）110U，其為具有環(huán)繞式柵極的晶體管器件，例如環(huán)繞式柵極納米線場效應晶體管（GAA NWFET）。在上拉晶體管內(nèi)還包括有納米柱111和柵極結構112，納米柱構成了晶體管的源區(qū)和漏區(qū)。
在這種結構中，只要使傳輸門晶體管的溝道區(qū)域的溝道長度L1大于下拉晶體管的溝道區(qū)域的溝道長度L2，就可以增大下拉晶體管的溝道電流與傳輸門晶體管的溝道電流的比值。從而提高存儲器的β比率，有利于改善存儲器的讀取容限。
如上圖，為該存儲器的剖面示意圖，柵極結構還包括有柵介質(zhì)層112a、功函數(shù)層112b、柵極電極層113c和隔離層120，柵介質(zhì)層形成于納米柱的側(cè)壁，由高K介質(zhì)層（氧化鉿層或氧化鋁層）組成。隔離層設置在襯底上，并將納米柱的外圍進行了填充，使得多個納米柱之間相互隔離、避免串擾。
而除了使得L1大于L2以外，還可在不同區(qū)域上直接形成具有不同厚度的柵極結構，以對應形成不同長度的溝道。例如，當?shù)谝桓綦x層的上表面的高度位置一致時，則可直接在傳輸門晶體管對應區(qū)域的隔離層上形成第一厚度的柵極結構，在下拉晶體管對應區(qū)域的隔離層上形成第二厚度的柵極結構，并使得第一厚度大于第二厚度。如此一來，也可使傳輸門晶體管的溝道長度大于下拉晶體管的溝道長度。
如上圖，為上述這種存儲器的形成方法的流程示意圖，其主要是在襯底上形成下拉晶體管和傳輸門晶體管，這兩個晶體管均為具有環(huán)繞式柵極的晶體管器件。例如，下拉晶體管和傳輸門晶體管為N型晶體管，上拉晶體管為P型晶體管。
因此，可以看到，該存儲器中的晶體管器件是較為重要的一個環(huán)節(jié)。如上圖，為該方案制作晶體管的流程示意圖，首先，需要在襯底上劃分好用于形成傳輸門晶體管的第一區(qū)域、用于形成下拉晶體管的第二區(qū)域以及用于形成上拉晶體管的第三區(qū)域。
接著，在襯底上形成垂直于襯底表面的納米柱以及第一隔離層，第一隔離層包圍在納米柱的外層，這些納米柱相互隔離以避免串擾。最后，在隔離層上設置柵極結構，并在襯底上安置第二隔離層和導電插塞，使得第二隔離層與納米柱相連接。
最后，上圖為使用上述方法形成的存儲器結構示意圖，可以看到，襯底100上包含有第二隔離層130和導電插塞140，第二隔離層覆蓋著柵極結構112和納米柱111，導電插塞貫穿的第二隔離層并與納米柱接觸。在材料的選擇上，第二隔離層通常為氧化層，導電插槽的材質(zhì)選擇為鎢（W）。
以上就是中芯國際發(fā)明的具有傳輸門晶體結構的存儲器方案，在該方案中，通過控制傳輸門晶體管的溝道區(qū)域長度，可以使得傳輸門晶體管的溝道電流小于下拉晶體管的溝道。從而有利于提高存儲器的比率，進而改善存儲器的讀取容限。
